CPU’s en GPU’s zullen duurder worden door een probleem met SRAM, wat als RAM wordt gebruikt bij grafische kaarten en processors.
SRAM wordt gebruikt als vluchtig werkgeheugen (RAM) in CPU’s en GPU’s en speelt een belangrijke rol bij prestatieverbeteringen van moderne processors. Het geheugen lijkt echter lastig schaalbaar – volgens Wikichip verkleint SRAM nauwelijks mee in de transitie naar 5nm- en 3nm-chips. Hierdoor is op een wafer meer ruimte nodig voor een enkele die en stijgen de kosten van chips.
Bekend is dat zowel TSMC en Intel met dit euvel te maken hebben. TSMC richt zich bij zijn transitie van 5nm- naar 3nm-processen met name op de logische schakelingen aanwezig in de chips. Bij Intel zouden ze intussen tegen hetzelfde probleem zijn aangelopen. Wikichip stelt dat de ontwikkelaars tegen een harde muur zijn gewandeld bij het verkleinen van SRAM-geheugen.
Chiplet als tussenoplossing
Ondertussen wordt wel gezocht naar een mogelijke uitweg om de transitie naar kleinere processnodes en de opbrengsten van wafers niet in de weg te laten zitten door SRAM-geheugen. Een oplossing is alvast gevonden in de vorm van chiplet-ontwerpen. Die term kennen we van AMD Ryzen-processoren en Radeon-GPU’s, die chiplet-ontwerpen gebruiken.
Zo’n chiplet-ontwerp houdt in dat bepaalde onderdelen van een chip losgetrokken worden van de ‘logische’ delen van een chipset. Bij AMD gaat het onder meer om de IO-die die losgetrokken werd van de andere componenten. Op die manier kan de fabrikant kosten besparen door componenten die geen kleinere node vereisten op een kleinere wafer te laten fabriceren. Voor componenten als SRAM en IO-gerelateerde aansturing hebben kleinere nodes immers nauwelijks (efficiëntie-)impact.
Lees ook: Snapdragon 780G brengt 5 nm-tech naar betaalbare smartphones
Tegelijk nemen zulke chiplets wel relatief veel ruimte in op de gehele die van een CPU of GPU, en hebben chiplets ook andere beperkingen. Door de relatief grotere afstand tot de logische delen op een processor kan zo’n chiplet-ontwerp immers rekenkracht kosten. AMD poogt dit op te lossen in zijn chips met een ‘Infinity fabric’ interconnect tussen verschillende chiplets. Nog ongeweten is of zo’n interconnect voldoende efficiënt is om prestatieverlies tegen te gaan.